Mentor Graphics IO Designer V2004.2.1857 可編程閘陣列 英文版

  • 貨  號:cad04752
  • 種  類:
  • 影片年份:2019
  • 演  員: act |
  • 瀏覽次數:1435
  • 銷售價: NT$150

加入收藏 購買散裝版    加20元買盒裝版

備註


Mentor Graphics IO Designer V2004.2.1857 可編程閘陣列 英文版
Mentor Graphics IO Designer V2004.2.1857 可編程閘陣列 英文版 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
HoneRiSO Apps 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: Mentor Graphics IO Designer V2004.2.1857 
語系版本: 英文版 
光碟片數: 單片裝 
保護種類: 授權檔 
破解說明: 見最底下 
系統支援: Windows 2000/XP/Solaris/Linux 
硬體需求: http://www.mentor.com/products/pcb/system_design/io_designer/system_requirements.cfm 
軟體類型: 可編程閘陣列 
更新日期: 2005.05.31 
軟體發行: Mentor Graphics(Z.WTiSO) 
官方網站: http://www.mentor.com/products/pcb/system_design/io_designer/index.cfm 
中文網站: http://www.mentorg.com.cn/NewsView.php?ifid=61 
軟體簡介: (以官方網站為準) 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
今天宣佈推出 I/O Designer,這是一款為現場可程式編輯門陣列【FPGA】和印刷 
電路板的協作型芯片-板卡設計提供便利條件的新型解決方案。作為 Mentor 公司 
不斷努力支援電子公司充分運用 PCB 和 FPGA 技術的最新進步成果的一部分,這 
款獨特的解決方案允許在將複雜 FPGA 實施進入印刷電路板的流程中實現雙向溝通 
和資料管理。在產品個案研究中,通過協作管理 FPGA 和 PCB 設計,I/O 
Designer 允許使用者縮短印刷電路板線路總長度 15% 以上,從而可以減少布線層 
面,顯著縮短設計時間,最佳化系統性能並降低產品製造成本。 
 
Mentro Graphics 公司系統設計部副總裁兼總經理 Henry Potts 說:「作為業界唯 
一在 PCB 和 FPGA 設計領域都掌握專門技術的 EDA 工具提供商,Mentor 
Graphics 率先提供解決方案將以往各自分離的設計流程整合在一起。I/O 
Designer 允許 PCB 設計人員在設計流程中及早介入更多控制,確保整個系統設計 
團隊能夠發揮最大生產效率。整合 FPGA 和 PCB 設計流程已經不再僅僅是一種提 
高效能的重要方式--它已經成為確保系統性能和降低產品成本的必要條件。」 
 
整合式芯片-板卡設計 
I/O Designer 解決方案是專為 FPGA 和 PCB 協作設計提供的,它在這兩種獨特 
的設計環境之間架起了橋樑,自動執行將當前高管腳數、高速度 FPGA 實施進入 
複雜印刷電路板所必需的各種流程。I/O Designer 首先從 FPGA 的早期硬體描述 
語言【HDL】的描述開始,其自動的原理圖符號產生功能為 PCB 設計人員提供了在 
PCB 設計中用來表示 FPGA 的原理圖符號。然後,I/O Designer 通過下列方式逐 
漸增加並雙向管理 FPGA 上的管腳分配: 
- 在引導式 FPGA 庫環境中採用圖形方式將各種信號分配給指定的管腳; 
- 約束綜合前管腳對映,實現 FGPA 和 PCB 最佳化互聯; 
- 將允許的 FPGA 管腳交換傳遞給 PCB 解決方案; 
- 在 FPGA 和 PCB 解決方案之間同步開展管腳引線分配,迅速完成時序閉合和布 
  線; 
- 在 PCB 和 FPGA 解決方案之間溝通傳達約束條件; 
- 允許設計人員針對PCB佈局設計最佳化其I/O設計。 
 
Astron 公司研究和開發部電子設計工程師 Arie Doorduin說:「運用 I/O 
Designer,我們的團隊可以節省以往用於人工檢查和復檢 FPGA 管腳表的數小時時 
間。現在,我們通過 I/O Designer,可以清晰一致地掌握原理圖與綜合工具的管 
腳分配之間的關係。因此,我們絕對不需要作任何檢查。」 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
 
站長安裝測試環境與安裝說明: 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
‧測試環境 Windows XP Service Pack 1 繁體中文專業版、P4-2.8G 中央處理器 
  、256Mb 記憶體、NTFS 格式 80.0Gb 硬碟。 
 
‧請詳閱光碟底下中文說明.exe 或 install.en.txt 英文原文安裝說明 
 
‧附一張安裝完成、破解成功 HoneRiSO.jpg 擷圖,保證裝的起來 
 

-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=